通用的SiP设计流程是指以原理图驱动的SiP设计流程，主要模块包括原理图设计工具、版图设计工具、中心库的创建及管理工具等。

6.3.1　原理图设计输入

SiP设计的原理图输入工具为Xpedition Designer（简称Designer），除了常规的原理图输入，Designer支持RF电路的输入RFEngineer，其RF元器件库与Agilent ADS RF元器件库同步。Designer支持基于DataBook和物资信息关联的元器件调用，以及数/模混合电路的仿真Hyperlynx AMS等。同时，Designer支持原理图多人协同设计，即可以多人同时设计一份原理图，不同的设计师可针对不同的页面进行操作，无须分割原理图。在同一时刻，基于先到先得的原则，被编辑的页面对其他设计师处于只读状态，当该页面被现有编辑者释放时，其他设计师可获得编辑权限，不会产生冲突，这对复杂的大型SiP项目尤其重要。

6.3.2　多版图协同设计

随着SiP设计复杂程度的提高，一款SiP设计中经常要包含多个版图设计，如常见的2.5D集成技术就包含Interposer和Package Substrate设计。同时，SiP还需要以元器件的形式放置到PCB上，Interposer-Substrate-PCB之间的联合设计也会变得越来越紧密。

多版图协同设计如图6-2所示，图中展示了在1个项目中管理3个版图设计，Interposer、Package_Substrate和PCB_Board分别对应3个原理图，各原理图可独立设计完成，它们之间又相互关联，Interposer需要安装在Package Substrate上，Substrate最终也需要安装在PCB主板上，一起协同工作。

上述设计模式比采用3个单独的项目进行设计更加科学和合理，由于考虑到了3个版图之间的关联性和网络关系，在后续PCB系统设计和SiP设计过程中，引脚分配可以达到最优化。

6.3.3　SiP版图设计9大功能

在PCB及IC封装设计领域，Siemens EDA占据了超过全球50%的市场份额，PCB设计中的所有优势功能在SiP设计中都可以同样方便地应用。

在此基础上，针对SiP和IC封装设计中的核心功能——版图设计，Siemens EDA在PCB设计工具Xpedition PCB的基础上，开发出多项专门针对SiP和先进封装的设计功能，支持用户完成SiP及先进封装设计的各种需求，SiP版图设计9大功能如图6-3所示，下面分别介绍。

1.3D集成设计功能

本书第4章定义了3D集成：芯片直接通过TSV进行电气连接，3D集成在物理结构上采用芯片堆叠的形式，芯片之间通过TSV实现电气连接。

图6-4所示为Xpedition 3D集成设计截图，芯片堆叠安装在基板上，芯片之间通过TSV和MicroBump实现电气连接，最底部的芯片通过MicroBump和基板实现电气连接。

2.2.5D集成设计功能

本书第4章定义了2.5D集成：2.5D集成在物理结构上采用芯片堆叠在硅转接板上的形式，通过硅转接板上的RDL和TSV实现电气连接。

图6-5所示为Xpedition 2.5D集成设计截图，芯片安装在硅转接板上，芯片通过MicroBump连接硅转接板，然后通过硅转接板上的布线和TSV实现电气连接，硅转接板通过Bump和基板实现电气连接。

3.RDL设计功能

RDL（ReDistribution Layer）指在芯片表面进行重新布线，用于改变芯片上的I/O引脚位置。RDL可以分为Fan-in和Fan-out两种类型，分别指向芯片内部或芯片外部进行布线。此外，硅转接板上的布线一般也称为RDL。

图6-6所示为Xpedition中的RDL设计截图，该设计为Fan-in型RDL，通过RDL将原本位于芯片边沿用于键合的I/O引脚重新以面阵列形式分布于芯片表面，并将其通过Bump以Flip Chip（倒装焊）的形式安装在基板上。

4.2D+集成设计功能

本书第4章定义了2D+集成：芯片堆叠在基板上，并通过Bond Wire（键合线）和基板相连，2D+集成在物理结构上采用芯片堆叠形式，在电气连接方面，上层芯片通过Bond Wire连接基板，最下层芯片可能通过Bond Wire连接基板也可能以Flip Chip形式安装在基板上。

图6-7所示为Xpedition 2D+集成设计截图，芯片堆叠在基板上并通过Bond Wire连接基板，Xpedition支持无层数限制的IC Die叠片设计，并可配合腔体设计，有利于外层Bond Wire的稳定性。

由图6-7可以看出，复杂多层键合对Bond Wire模型的精度要求较高，Xpedition的Bond Wire模型支持多种形式的弯曲，可以通过直角弯曲（Corner）、圆角弯曲（Round）和样条曲线拟合（Spline）三种方式创建更加精确且接近实际的Bond Wire形状，能够有效地帮助设计师提高设计精度，从而提高产品良率。Xpedition中的Bond Wire模型如图6-8所示。

5.4D集成设计功能

本书第4章定义了4D集成：4D集成在物理结构上采用了基板折叠的方式，通过基板进行电气连接。此外4D集成中也可能包含2D、2D+、2.5D和3D集成方式。

图6-9所示为Xpedition 4D集成设计剖面图，在其封装内部的多个面上安装有芯片，其中底面安装了3D集成芯片，左侧面和后面为2D集成芯片，右侧面和顶面为2D+集成芯片。

6.腔体设计功能

腔体集成是指通过腔体将芯片和无源元器件部分或全部嵌入基板，从而提高集成密度，腔体可以是单级腔体或多级腔体，也可以是埋置腔体。

Xpedition支持单级腔体、复杂多级腔体和埋置腔体设计，图6-10所示为Xpedition腔体设计截图，其中芯片堆叠放置在多级腔体中，无源元器件放置在单级腔体中。

7.EP设计功能

本书第4章定义了平面集成，平面集成技术也称平面埋置技术，通过特殊的材料制作电阻、电容、电感等平面化无源元器件，并将其印刷在基板表面或者嵌入基板的板层之间。

EP（Embedded Passive）功能支持埋入式无源元器件，支持平面电阻和电容的自动综合；根据所选浆料和阻容参数，可自动综合出所需平面电阻或电容，并支持激光精确调整。设计师可将平面电阻、电容放在基板的任意层。通过EP设计，可节省表面安装空间并减少焊点，从而增加可靠性。图6-11所示为Xpedition中表面贴装电阻电容和平面电阻电容的对比。

8.RF设计功能

RF（Radio Frequency，射频）设计功能模块可实现射频电路设计，RF设计功能模块包含与ADS/AWR相同的射频元器件库，支持原理图和版图之间射频参数的相互传递，并且可通过动态链接工具将射频电路传递到ADS/AWR进行仿真。RF设计功能模块还可以满足版图电路的特殊设计要求，如渐变线宽、缝合过孔、电源设计中的环形电感等。图6-12所示为Xpedition中RF电路设计截图。

9.团队协同设计功能

实时团队协同设计功能针对复杂SiP版图，可进行多人实时协同设计，不需要任何设计分割，设计数据可实时更新到每个设计师，大大减少了设计难度和设计师的压力。根据实际项目的统计，采用实时团队协同设计功能可提高设计效率50%以上，这对设计复杂SiP项目，工期又非常紧的用户尤其重要。图6-13所示为版图实时团队协同设计示意图。